徒然(電気雑記)

 

9 電子回路(1)A:アナログA

アナログ(analog)とはある現象の量やデータが連続的に変化するもので、われわれが一般的に実際に六感で感じる量である。これに対して量やデータを飛び飛びの値として捉え表していくものをデジタル(digital)と呼ぶ。数十年前まではほとんどがすべての量やデータをアナログで取り扱われていたが、2進数を基礎にした電子計算機(コンピュータ)の発展と共にアナログ量をデジタル量に置き換え多量の情報処理が高速に行われることにより多くのものがアナログからデジタルに移行されてきた。しかし、現在において、すべてのものがアナログからデジタルに変わってしまったわけではなく、アナログ的取り扱いの必要な現象はまだ多く残されており、今でもアナログ的取り扱いは重要な位置を占めている。そこで、まず、アナログ回路について以下に述べる。アナログ回路において重要な素子はバイポーラトランジスタ(bipolar transistor)である。バイポーラトランジスタの動作原理については能動素子のところで述べた。これを電子回路上どのように取り扱うかについて述べる。

バイポーラトランジスタの構造と動作は 4.半導体素子 のところで述べたが、さらに回路設計上必要な事柄を述べる。図9−1にlogIC−VBE特性、logIB−VBE特性を示す。低電流領域においてはコレクタ電流(collector current)は次式で表される。

IC=Isexp(qVBE/kT)  Is=qDenp0/lB  lB:ベース幅             (9・1)

これをlog表示してVBEとの関係をみると勾配 1q/2.3kT であらわされる。これに対して、VBEが0Vの近傍の微少電流領域ではlogIsになる。一方、logIBはエミッタ・ベース間での再結合の増加により勾配 1q/2.3kT の直線からはずれ、次式のようになる。

IB=Is’exp(qVBE/nELkT)  nEL:〜2                        (9・2)

高電流領域ではlogIBはVBEに対して、勾配 1q/2.3kT の直線で表されるがlogICは高注入による過剰蓄積効果によりコレクタ電流が減少するため勾配 1q/2.3kT よりゆるやかになり勾配 1q/(2.3・2kT) になる。さらに高電流になるとIB、ICともに熱の効果が大きく現れ、logIC、logIBはVBEに対して勾配  1q/2.3kT から大きくはずれ増加が鈍くなる。また、図4−11に示されているが、バイポーラトランジスタのコレクタ電流ICーコレクタ・エミッタ電圧VCE特性において活性領域はICがVCEには依存しなくなる領域であるが、実際にはICがVCEに依存し、ICがVCEの増加と共に増加する。これはVCEが増加するとベース・コレクタ間の逆電圧が増加し、空乏層が広がり、これによりベース幅lBが狭くなり、コレクタ電流が増加するため、ある傾斜を持つことになる。この効果をアーリ効果と呼ぶ。そして、この活性領域の静特性の延長線がコレクタ・エミッタ電圧軸と交差する電圧値(コレクタ・エミッタ電圧軸の負電圧側で交差)をアーリ電圧VAと呼ぶ。そこで、静特性で示されている飽和領域、アーリ効果、高注入効果などを考慮し、バイポーラトランジスタの動作をコンピュータシミュレーション(computer simuration)するときには以下に示すGummel−Poonのモデルが使われている。このバイポーラトランジスタを電子回路定数に置き換える、すなわち等価回路(equivalent circuit)は図9−2に示すが、これと実際のバイポーラトランジスタの構造におけるものとの対応は図9−3に示す。ここで、寄生抵抗のエミッタ抵抗が一番小さく、ほとんど無視できる。また、ベース抵抗はエミッタから電子が注入され、ベースを通りコレクタに流れるのに有効な領域はエミッタの直下の領域である。そこで、ベース抵抗はベース電極からエミッタ直下の端までの寄生抵抗である。また、実効的なコレクタはエミッタ直下のベース直下のコレクタである。そこで、寄生コレクタ抵抗は直下のコレクタからコレクタ電極までの抵抗である。そこで、コレクタ抵抗低減するために、ベース直下にN+の領域を作っている。

図9−1 logIC,logIB−VBE特性

図9−2 バイポーラトランジスタの等価回路

Gummel−Poonモデル
  IC=(Is/qB){exp(qVBE/kT)−exp(qVBC/kT)}
     −(Is/βR){exp(qVBC/kT)−1}
     −C4Is{exp(qVBC/nCLkT)−1}
  IB=(Is/βF){exp(qVBE/kT)−1}
     +(Is/βR){exp(qVBC/kT)−1}
     +C2Is{exp(qVBE/nELkT)−1}
     +C4Is{exp(qVBC/nCLkT)−1}
  qB=QB0/QB  QB0:VE=VC=0のときの単位面積あたりの全ベース電荷量
  QB=QB0+(QE+QC)[アーリ効果]−(τFBIF+τRIR)[高注入効果]
    QE、QC:エミッタ、コレクタの0Vの位置からの空乏層の変化によるベース電荷の増減電荷量
  βF=IC/IB [エミッタ・ベース間に順方向バイアスを加える。]
   βR=IE/IB [コレクタ・ベース間に順方向バイアスを加える。]
   τF:順方向での少数キャリアのベース内走行時間
  τR:逆方向での少数キャリアのベース内走行時間
  B:ベース押し出しの効果を考慮した電流依存係数で、この効果を考慮しないときはB=1である。
  IF=(Is/qB){exp(qVBE/kT)−1}
  IR=(Is/qB){exp(qVBC/kT)−1}
  ICの第3項とIBの第3項と第4項は低電流領域における補正項である。これらを等価回路に置き換えると図144に示す。

 

図9−3 NPNバイポーラトランジスタの等価回路の回路定数の基になる寄生抵抗、寄生容量。1:エミッタ抵抗re ;2:ベース抵抗rb ;3、4、5:コレクタ抵抗 ;6:エミッタ・ベース間容量Cje ;7:ベース・コレクタ間容量Cjb ;8、9:コレクタ・基板間容量Ccs

上式のようなモデルを使い、それぞれのバイポーラトランジスタの特性定数(例えば、βF、βR、VA、η、Is、ICO、BVCEO、BVCBO、BVEBO、τF、β0、rb、re、rc、(Cjeo、ψ0、n)、(Cjbo、ψ0、n)、(Cjco、ψ0、n))を測定しておき、コンピュータに登録して、コンピュータによるアナログ電子回路の設計に役立てる。すなわち電子回路解析に使用する。アナログ電子回路解析のアプリケーションソフトには「SPICE」が有名である。このようなソフトによると設計しようとする回路網のそれぞれの回路素子に数値を与え、必要な電圧、電流源を設定し、入力信号を与え出力信号を求め回路解析を行うことができる。このようなソフトは電子回路解析であるので実際に必要な回路網の設計は技術者が考える必要がある。このためには少なくとも基本的な電子回路の原理などは知っておく必要がある。そこで、以下にこのいくつかについて述べる。

9.a 単一トランジスタ増幅回路

バイポーラトランジスタの増幅回路にはエミッタ接地(common emitter)ベース接地(common base)コレクタ接地(common collector)がある(以下の説明はP.R.Gray、R.G.Meyer”Analysis and Design of Analog Integrated Circuits”を参考)。   

エミッタ接地:図9−4(a)に示すようにエミッタをグランドに接地し、コレクタに負荷抵抗(RL:load resistance)を接続し、直流電圧(VCC)を加え、ベースに入力電圧(Vi)を加え動作させた場合である。この場合の小信号等価回路を(b)に示す。バイポーラトランジスタの動作が活性領域にあるようにベース入力電圧Viを加え、これに小信号viを加えた場合、入力抵抗(input resistence)はriで、出力抵抗(output resistance)はroで負荷抵抗を含めた全出力抵抗はRoで、相互コンダクタンス(mutual conductance)はgmである。相互コンダクタンスgmは次式で定義される。

gm=dIC/dVBE        またgm=ic/vi                    (9・a・1)

さらに、gmは次式のような関係が導かれる。

gm=dIC/dVBE=d(Isexp(qVBE/kT))/dVBE=(Isq/kT)exp(qVBE/kT)=qIC/kT

                                                 (9・a・2)

トランジスタの入力抵抗riは次式になる。

ri=vi/ib=(vi/ic)β0=(1/gm)β0  β0:小信号電流増幅率        (9・a・3)

トランジスタの出力抵抗roは次式のようになる。

ro=△VCE/△IC=VA/IC=qVA/kTgm                      (9・a・4)

ここで、VAは上述のアーリ電圧(Early voltage)であり、次式で表される。

VA=IC/(∂IC/∂VCE)                                 (9・a・5)

回路の出力抵抗Ro、出力電圧vo、電流利得aiは次式になる。

出力抵抗Ro              Ro=RL‖ro                    (9・a・6)

出力電圧vo              vo=−gmRovi                  (9・a・7)

電流利得ai              ai=io/ii=β0                   (9・a・8)

このエミッタ接地の特徴は各接地の中で中入力インピーダンスで中出力インピーダンスで高電力利得である。  

      (a)エミッタ接地増幅回路                    (b)小信号等価回路

図9−4 エミッタ接地増幅回路と小信号等価回路

ベース接地:図9−5に示すようにベースを接地し、エミッタに負の直流電圧を加え、入力信号を加える。そして、負荷抵抗を通してコレクタに直流電圧を加え、コレクタより信号を出力する。これの小信号等価回路を図9−5(b)に示す。この等価回路にはベース抵抗は無視している。入力抵抗ri、出力抵抗Ro、電圧利得av、電流利得aiは次式になる。

入力抵抗ri       ri=re                                (9・a・9)

出力抵抗Ro      Ro=RL                              (9・a・10)

電圧利得av       av=gmRL                            (9・a・11)

電流利得ai        ai=gmre=α0≒1                      (9・a・12)

このベース接地の特徴は低入力インピーダンス、高出力インピーダンスである。

      (a)ベース接地増幅回路                     (b)小信号等価回路

図9−5 ベース接地増幅回路と小信号等価回路

コレクタ接地(エミッタフォロワemitter follower):図9−6に示すようにベースに直流電圧を加え、信号を入力し、コレクタに直流電圧を加え、エミッタ側に負荷抵抗を接続して、エミッタより信号を出力する。この場合、交流的にコレクタは接地されている。これの小信号等価回路を図9−6(b)に示す。トランジスタの入力抵抗ri、入力抵抗Ri、出力抵抗Ro、電圧利得av、電流利得aiは次式になる。

入力抵抗ri            ri=(1/gm)β0                  (9・a・13)

入力抵抗Ri            Ri=ri+RL(β0+1)              (9・a・14)

出力抵抗Ro            Ro=ri/(β0+1)               (9・a・15)

電圧利得av            av=vo/vi≒1                  (9・a・16)

電流利得ai             ai=β0+1                   (9・a・17)

ここで、ic=ib(1+β0)、  vi=ibri+icRL=ib(ri+RL(β0+1))  が成り立つ。このコレクタ接地の特徴は高入力インピーダンスで低出力インピーダンスである。

       (a)コレクタ接地増幅回路                   (b)小信号等価回路

図9−6 コレクタ接地増幅回路と小信号等価回路

9.b 2段増幅回路(amplifier circuit of two stages)  

1段増幅回路については上述したが、2段増幅回路は目的によっていろいろな組み合わせが可能である。図9−7、図9−8、図9−9に示している。

図9−7(a)のコレクタ接地・エミッタ接地接続増幅回路は一段目がコレクタ接地で、2段目がエミッタ接地である。R1、R2はVCCの直列電圧を分圧し、ベース・エミッタに順方向電圧を加えるためである。入力抵抗riT、出力抵抗roT、相互コンダクタンスgmT、電流利得率βTは次式になる。

入力抵抗riT          riT=ri1+(β0+1)ri2                 (9・b・1)

出力抵抗roT         roT=ro2                         (9・b・2)

相互コンダクタンスgmT   gmT=gm2/2                     (9・b・3)

電流利得率βT        βT=β0(β0+1)                  (9・b・4)

図9−7(b)はコレクタ接地・コレクタ接地接続増幅回路である。図9−8に示す回路は2個のトランジスタのコレクタ側を共通にし、一段目のエミッタと2段目のベースを接続して2段増幅にした回路でダーリントン接続増幅回路と呼ぶ。また、図9−9に示す回路は2個のトランジスタのカスケード接続(cascade connection)の増幅回路であり、下段のトランジスタはコレクタ接地で上段のトランジスタはベース接地で、これらがカスケード接続されている。

   (a)コレクタ接地・エミッタ接地2段増幅       (b)コレクタ接地・コレクタ接地2段増幅

図9−7 2段増幅回路

図9−8 ダーリントン接続増幅回路

図9−9 カスケード接続増幅回路

9.c 差動増幅(differential amplifier)

差動増幅回路は図9−10(a)に示すようにエミッタ接地回路が2対対称に置かれ、エミッタから定電流IEEで引き込まれている。ベース入力Vi1とVi2の差を増幅してコレクタVo1とVo2より出力する。これの入力電圧・コレクタ電流特性は(b)に示す。以下に、入力と出力関係について述べる。直流特性の式として次式が成り立つ。

電流について 

     IE1+IE2=IEE、   IC1=αN1IE1、   IC2=αN2IE2             (9・c・1)

電圧について

     VBE1=Vi1−VE、    VBE2=Vi2−VE                      (9・c・2)

αN1=αN2=α、 Is1=Is2=Is とすると(集積回路では隣接するトランジスタの特性は容易に一致させやすい)、

     IE1=Is{exp(qVBE1/kT)−1}、   IE2=Is{exp(qVBE2/kT)−1}   (9・c・4) 

     IC1=IC2exp(qVi/kT)、     Vi=Vi1−Vi2                  (9・c・5)

     IC1=αIEE/{1+exp(ーqVi/kT)}、   IC2=αIEE/{1+exp(qVi/kT)}  (9・c・6)

     Vo1=VCC−IC1RC、    Vo2=VCCーIC2RC                  (9・c・7)

これらの式から得られるコレクタ電流IC1とIC2の入力電圧差依存性は図152(b)に示すようになる。また、出力電圧差と入力電圧差との関係式は次式になる。

Vo=Vo1−Vo2=αIEERCtanh(−qVi/kT)                         (9・c・8)

相互コンダクタンスgm

   gm=dIC1/dVi=α(IEEq/kT)exp(ーqVi/kT)/{1+exp(ーqVi/kT)}2   (9・c・9)

小信号交流利得は以下のようになる。                                       

逆相利得(differential−mode gain)Ad:これはベース1、2に互いに逆位相の入力信号が加えられた場合で、エミッタにおいては信号は相殺され、エミッタが接地されたのと同じである。そこで、出力電圧vodの入力電圧vidに対する比の逆位相利得Adは次式になる。                           

Ad=vod/vid=−gmRC                                   (9・c・10)   

同相利得(common−mode gain)Ac:これはベース1、2に互いに同位相の入力信号が加えられた場合で、エミッタにおける信号はエミッタに抵抗2REEがあるのと同じである。この場合のベース電流ibが入力電圧vicとの関係は次式になる。

ib=gmvic/{β0+2gmREE(β0+1)}                            (9・c・11)

出力電圧vocは次式なる。

voc=−RCβ0ib                                         (9・c・12)

これらから同相利得Acは次式になる。

Ac=voc/vic=−gmRC/{1+2gmREE(1+1/β0)}                 (9・c・13)

差動増幅器としてはAdとAcの比が大きいほどよく、この比を同相弁別比と呼び次式になる。

Ad/Ac=1+2gmREE(1+1/β0)                            (9・c・14)

 

               (a)作動増幅回路                             (b)入力電圧(Vi)・コレクタ電流特性

図9−10 差動増幅回路とコレクタ・入力電圧特性

9.d 定電流電源と定電圧電源

定電流電源(constant current source):ベース電流の定電流源としての回路を図9−11に示す。トランジスタT1のベースとコレクタを接続し、同電位にし、さらにトランジスタT2のベースと接続する。このことにより、次式が成り立つ。

βIB=I2、 βIB=IC1、  IC1=I1−2IB、   VCC−VBE=R1I1            (9・d・1)   

これらの式より次式が得られる。

I2=βI1/(β+2)                                        (9・d・2)

この式でβが大きいと、I2=I1が成り立ち、T2のコレクタ電流において定電流が得られる。        

定電圧電源(constant voltage source):定電圧源としてダイオードの降伏電圧を使う方法もあるが、図154で示すようなバンドギャップ基準電圧回路(band−gap−referenced biasing circuits)がある。この場合の出力電圧Vは次式で得られる。

V=VBE3+(R2/R3)kT・ln(I1/I2)                             (9・d・3)

この式で温度特性を見るとVBEは−2mV/℃であるので、I1>I2になるようにしてR2を最適な値に選べば全体として温度係数をゼロにできる基準電圧を発生させることができる。

図9−11 定電流電源

図9−12 定電圧電源(バンドギャップ基準電圧回路)

9.e 出力段回路

出力段(output stage)の増幅回路として必要ないくつかのことがある。歪がない出力信号であり、出力のインピーダンスが出力負荷に影響されない程度に十分に低く、消費電力が低いことであり、周波数応答が十分高いことである。これの基本的な回路を図9−13に示す。この回路の入力電圧ー出力電圧特性を(b)に示す。この図の特性が示すように、入力信号ViがVBE1より大きい場合、トランジスタT1が動作し、活性領域内においてはViに従ってVoは大きくなり、VoがVCC−VCE1(sat)になり飽和領域に入る。ViがVBE1より小さい場合、負荷抵抗RLが大きいとViが負の方に小さくなるに従い、Voも負の方に小さくなり、Voが−VEE+VCE2(sat)になり飽和領域に入る。ところがRLが比較的小さいと、トランジスタT2が飽和領域に入る前に、トランジスタT1がカットオフになってしまう。そのときのVoは−IT2RLである。この結果、直線傾斜部分はトランジスタT1、T2の活性領域を示しており、この領域においては入力信号に対して出力信号が直線性のよい特性を示している。この場合はNPNトランジスタ2個直列の中間より出力しており、出力段回路は常にかなりの電流が流れており、A級出力段回路と呼ばれている。電力効率は悪く、最大で25%くらいである。これに対して、B級出力段として図9−14に示す。これはNPNトランジスタとPNPトランジスタとの直列でその中間から出力している。この場合は入力信号がVBE1より正のときはトランジスタT2はカットオフでトランジスタT1のみが動作し、T1が飽和領域に入るまで出力信号は直線傾斜で増加し、ーVBE2より負の時はトランジスタT1がカットオフになり、トランジスタT2が動作し、T2が飽和領域に入るまで出力信号は直線傾斜で減少する。このように入力信号がない場合には電流は流れないのでA級のように無駄な消費電力は無くなる。ただし、この場合は両トランジスタの−VBE2とVBE1との間の入力信号Viに対して出力信号はVoは0であるためこの部分での信号の歪が生じる。このような不都合を解消するため、ベース間にダイオードを2個置き、これに電流源を備え、両トランジスタがカットオフになることを無くしている。

    (a)エミッタフォロワ出力段回路                          (b)入力電圧ー出力電圧特性

図9−13 A級出力段回路の例

        (a)B級出力段回路                           (b)入力電圧ー出力電圧特性

図9−14 B級出力段回路の例

9.f 演算増幅器(operational amplifier:オペアンプ)

演算増幅器すなわちオペアンプは現在では汎用増幅器として多くの電子機器に使われている。オペアンプの基本は入力に前述の差動増幅器と温度補償や定電流源、定電圧源、出力段回路などを組み合わせ集積回路にしたもので、高入力インピーダンス、高電圧利得、低出力インピーダンス、広周波数帯域(直流から高周波数まで)、オフセット電圧ゼロを実現している。この記号を図9−15に示す。入力側の+側は非反転入力端子で、−側は反転入力端子である。直流電源は図のように正電源と負電源を必要とするものと正電源のみの一電源方式のものがある。オペアンプの応用回路の場合、負帰還をかけることがほとんどである。これの主な目的は利得の非常に大きいオペアンプを負帰還で利得を減少させ安定性を増すことであり、発振しにくくさせることである。帰還(feedback)増幅回路の原理を図9−16に示している。入力信号(Se)をオペアンプ本来の増幅率Aで増幅し出力(So)する。そこで、出力信号Soは入力信号Seに対して次式のようになる。

So=ASe                                           (9・f・1)

この出力の一部を入力の方に帰還させる。この帰還信号SfbはSfb=FSoで、オペアンプに入力される信号Siは次式になる。

Si=SeーFSo                                        (9・f・2)

そこで、出力信号Soは次式になる。

So=ASe−AFSo                                     (9・f・3)

So/Seは次式になる。

So/Se=At=A/(1+AF)                              (9・f・4)

ここで、Atは閉ループ利得である。ここで、オペアンプ利得Aの変化と閉ループ利得Atの変化とどのように異なるかを見ると上式から次式が得られる。

dAt/dA={(1+AF)−AF}/(1+AF)2=1/(1+AF)2           (9・f・5)

δAt/At={1/(1+AF)}(δA/A)                        (9・f・6)

この式より、オペアンプの利得が温度変化などで10%変化しても、帰還AFがもし100あれば、閉ループ利得Atの変化は0.1%の変化になり負帰還により回路が安定する。以下に基本のオペアンプの応用を示す。   

図9−15 オペアンプの記号

図9−16 帰還増幅回路の概念 

反転増幅回路(inverting amplifier):図9−17に示すような回路で、負入力端子(反転入力端子)に抵抗R1を通して入力信号が加えられる。そして、正入力端子(非反転入力端子)は接地されている。そして、負帰還はR2を通して行われる。この回路において以下の式が成り立つ。オペアンプ入力インピーダンスは非常に大きいのでオペアンプへの電流の流れを無視するとI1=I2が成り立つ。これより、次式が成り立つ。

(VeーVi)/R1=(ViーVo)/R2、 Vo=−AVi                    (9・f・6)

これより次式が成り立つ。

Vo/Ve=−(R2/R1)[1/{1+(1/A)(1+R2/R1)}]            (9・f・7)

ここでAが非常に大きいので、ループ利得At=Vo/Ve≒−(R2/R1)、  このようにループ利得は抵抗の比で決まる。

非反転増幅回路(noninverting amplifier):図9−18に示すような回路で、入力インピーダンスが高いのでIi=0が成り立ち、次式が成り立つ。

Vi=VoR1/(R1+R2)                                  (9・f・8)

オペアンプの両入力をショートするとVe=Viとなるのでループ利得Atは次式になる。

At=1+R2/R1                                      (9・f・9)

そこで、出力電圧は入力電圧と同位相となる。

図9−17 反転増幅回路

図9−18 非反転増幅回路

非線形アナログ増幅回路(nonlinear analog amplifier):図9−19に示すような回路で、反転増幅回路と同じように考えると、次式が成り立つ。

I1=Ve/R=IC=Is{exp(qVo/kT)−1}                      (9・f・10)

この式より、次式が得られる。

Vo=−(kT/q)ln(Ve/IsR)                             (9・f・11)

この式より出力信号は入力信号のlog増幅になる。

図9−19 非線形アナログ増幅回路

差動増幅回路および減算回路(substracter circuit):図9−20に示す。これの動作は上述の反転増幅回路と非反転増幅回路を参考にすることにより導かれる。非反転増幅回路から非反転端子での電圧Vi+は次式のようになる。

Vi+=V1R2/(R1+R2) 、Vi-=Vi+                         (9・f・12)

また、次式が成り立つ。

I3=(V2−Vi-)/R3=I4、 Vo=Vi-−I4R4                      (9・f・13)

以上の式から次式が得られる。

Vo={(R3+R4)/(R1+R2)}・(R2/R3)V1ー(R4/R3)V2          (9・f・14)

ここで、R1=R3、R2=R4ならば

Vo=(R4/R3)・(V1−V2)                              (9・f・15)

となり減算回路となる。

図9−20 差動増幅回路および減算回路

加算増幅回路(adder amplifier circuit):図9−21に示す。反転増幅回路を参考にすると次式が成り立つ。

I1=V1/R1、I2=V2/R2、I3=V3/R                       (9・f・16)

I=I1+I2+I3、   Vo=−Rf・I                           (9・f・17)

これらから次式が得られる。

Vo=−Rf・(V1/R1+V2/R2+V3/R3)                    (9・f・18)

ここで、R1=R2=R3=R に選ぶと、出力電圧Voは次式になる。

Vo=−(Rf/R)・(V1+V2+V3)                          (9・f・19)

となり、加算増幅回路になる。

図9−21 加算増幅回路

積分回路(integration circuit):図9−22に示す。次式が成り立つ。

I1=Ve/R=I2、Vo(t)=−(1/C)∫I2dt+Vo(0)               (9・f・20)

以上の式より次式が得られる。

Vo(t)=−(1/RC)∫Ve(t)dt+Vo(0)                     (9・f・21)

この式が示すように出力信号は入力信号の時間積分になる。

図9−22 積分回路 

微分回路(differential circuit):図9−23に示す。次式が成り立つ。

I1=CdVe/dt=I2                                 (9・f・22)

Vo=−RI2=−RCdV/dt                             (9・f・23)

出力信号は入力信号の微分が得られる。

図9−23 微分回路

9.g 周波数特性

トランジスタの周波数依存性を見るために図9−24に示すようなエミッタ接地の小信号等価回路について考える。図のaaから出力側を見た場合の容量CMはCμではなく以下の式から得られる。まず、出力側に流れる電流i1は次式になる。

i1=(v1−vo)jωCμ        ω:角周波数                   (9・g・1)

コレクタでの電流i1、出力電圧voは次式になる。

i1=gmv1+vo/RL                                   (9・g・2)

vo≒−gmRLv1                                     (9・g・3)

これらの式から次式が得られる。

i1/v1=(1+gmRL)jωCμ=jωCM                        (9・g・4)

この式で示すようにaaから出力側を見た場合の容量CMはCμの(1+gmRL)倍になり、これをMiller(ミラー)容量と呼ぶ。さらに、この回路において以下の式が成り立つ。

v1={rπ/(1+rπjωCt)}vi/[{rπ/(1+rπjωCt)+rb]         (9・g・5)

vo=−gmRLv1、  Ct=Cπ+CM                        (9・g・6)

これらより、電圧利得A は次式になる。

A=vo/vi=−gmRL{rπ/(1+rπ)}/{1+jωCtrbrπ/(1+rπ)}=A0/(1+jωCtrt) (9・g・7)

rt=rbrπ/(rb+rπ)、 A0=−gmRL{rπ/(rb+rπ)}                      (9・g・8)

上式の電圧利得Aの式は図9−25に示すRC回路と等価であることを示している。図9−25のRC回路の出力電圧(vo)、入力電圧(vi)比Kは次式になる。

Kv(jω)=vo/vi=1/(1+jωCR)                             (9・g・9)

これの振幅|Kv(jω)|は次式になる。

|Kv(jω)|=1/{1+(ωCR)21/2                          (9・g・10)

このときの位相角θ(ω)はθ(ω)=−tan-1ωCR である。この振幅をデシベル表示すると次式になる。

Av=20log|Kv(jω)|=−20log{1+(ωCR)21/2                (9・g・11)

これをωCRとの関係で見るとωCR≪1の場合はAv=0dBとなり、ωCR=1の場合はAv=−3.0dBとなり、ωCR≫1の場合はAv=−20log(ωCR)となる。これを図示すると図9−26のようになる。

図9−24 トランジスタのエミッタ接地の小信号等価回路

図9−25 RC回路

図9−26 電圧利得の振幅のωCR(周波数)依存性

 

                                      上部へ                                                 

 

1.電気の基礎

2.電気の発生  (電池;電力発電(水力、火力、原子力、地熱、風力))

3.交流電圧、電流、電力  (交流電圧、電流、電力;受動素子;アナログ計測;インピーダンス)

4.半導体素子  (半導体の基礎[原子における電子軌道、結晶、固体内の電気伝導]、PN接合ダイオード、ショットキーダイオード、LED、レーザーダイオード、フォトダイオード、ガンダイオード、インパットダイオード、バイポーラトランジスタ、MOSFET、JFET・MESFET・HEMT、SCR)

5.集積回路  (バイポーラ集積回路の例、CMOS集積回路の例)

6.IC製造基盤  (シリコン結晶、ウエーハ製作、クリーンシステム)

7.IC製作前工程  (洗浄、ウエットエッチング、リソグラフィ、エピタキシャル成長、絶縁膜形成、ドライエッチング、不純物拡散、導電膜形成、真空)

8.IC製作後工程  (組み立て、検査、信頼性、IC環境試験、IC故障要因、評価解析)  

9.電子回路(1)A:アナログA  (単一トランジスタ増幅回路、2段増幅回路、差動増幅回路、定電流電源と定電圧電源、出力段回路、演算増幅器)

10.電子回路(1)B:アナログB  (発振器、変調・復調回路)

11.電子回路(2)デジタル  (パルスの発生、積分・微分回路、論理演算回路、インバータ回路、NAND;NOR回路、フリップフロップ回路、カウンタ回路;レジスタ回路、メモリ回路、A/D;D/Aコンバータ、デジタルの基礎理論)

12.高周波回路  (電磁波、分布定数回路、導波管、方向性結合器、同軸導波管結合器、無反射終端、サーキュレータ、増幅回路、発振回路、衛星放送受信コンバータ、アンテナ)

 

                                            上部へ

HOME 趣味1(旅行) 趣味2(絵画他) 趣味3(陶芸) 徒然(電気雑記)

 

 

 

 

inserted by FC2 system